Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog
jeudi 13 août 2015 à 13:55yakmoijebrille
Un papier de référence sur le franchissement de domaines d'horloges dans un FPGA.
(Permalink)
Un papier de référence sur le franchissement de domaines d'horloges dans un FPGA.
(Permalink)